BEST AVAILABLE COPY PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-319935

(43)Date of publication of application: 16.11.2001

(51)Int.CI.

H01L 21/331 H01L 29/73 H01L 21/205

H01L 21/205 H01L 21/28 H01L 21/3205

H01L 29/165

(21)Application number : 2000-138994

(71)Applicant: MITSUBISHI MATERIALS SILICON CORP

MITSUBISHI MATERIALS CORP

(22)Date of filing:

11.05.2000


(72)Inventor: SHIONO ICHIRO

MIZUSHIMA KAZUKI

(54) SiGe FILM FORMING METHOD, METHOD OF MANUFACTURING HETEROJUNCTION TRANSISTOR AND HETEROJUNCTION BIPOLAR TRANSISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent an SiGe film on an insulating film from becoming rough and to improve film quality and film resistance in an SiGe film forming method, a manufacturing method of a heterojunction transistor and a heterojunction bipolar transistor. SOLUTION: A method for forming a SiGe film 8 on the insulating film 6 is provided with a buffer forming process for forming a first Si(1-x)Gex film 9 ($0 \le x < 0.05$) on the insulating film and a main film forming process for forming a second Si(1-y)Gey film 10 ($0.05 \le y < 1$) on the first Si(1-x)Gex film. The buffer forming process forms the first Si(1-x)Gex in the thickness range of 0.5 nm to 5 nm.



LEGAL STATUS

[Date of request for examination] 30.06.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3603747
[Date of registration] 08.10.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-319935 (P2001-319935A)

最終頁に続く

(43)公開日 平成13年11月16日(2001.11.16)


(51) Int.Cl. ⁷		識別記号	FΙ				テーマコート*(参考)				
H01L	21/331			H 0	1 L	21/205				4 M 1 0 4	
	29/73					21/28		3 0	1 Z	5 F O O 3	
	21/205					29/165				5 F 0 3 3	
21/28		301				29/72				5 F 0 4 5	
	21/3205				21/88			P			
	21/3203		審査請求	未請求		•	OL	全	_	最終頁に続く	
				<u> </u>							
(21)出願番号		特願2000-138994(P2000-	-138994)	(71)出顧人		000228	925				
						三菱マ	テリア	ルシリ	コン株	式会社	
(22)出顧日		平成12年5月11日(2000.5	. 11)			東京都	千代田	区大手	时一丁	目5番1号	
				(71)出願人 0000062			264	264			
				i		三菱マテリアル株式会社 東京都千代田区大手町1丁目5番1号					
				(72)発明者							
						埼玉県大宮市北袋町1丁目297番地 三菱					
						•					
				(74)	マテリアル株式会社総合研究所内 (74)代理人 100064908					7 W 7 I F 3	
				(1-1)	I WHEN	-		-TP	(H	c &)	
						开理工	志賀	TEIR	10	6名)	
										Maharra - Ada a	

(54) 【発明の名称】 SiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合パイポーラトランジスタ

(57)【要約】

【課題】 SiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタにおいて、絶縁膜上のSiGe膜が荒れることを防いで膜質及び膜抵抗を改善すること。

【解決手段】 絶縁膜 6 上にS i G e 膜 8 を形成する方法であって、前記絶縁膜上に第1 のS i $_{(1-x)}$ G e $_x$ 膜 9 ($0 \le x < 0$. 0 5) を形成するバッファ形成工程と、前記第1 のS i $_{(1-x)}$ G e $_x$ 膜上に第2 のS i $_{(1-y)}$ G e $_y$ 膜 1 0 (0. 0 $5 \le y < 1$) を形成する主膜形成工程とを備え、前記バッファ形成工程は、前記第1 のS i $_{(1-x)}$ G e $_x$ 膜を0. 5 n m以上5 n m以下の厚さ範囲で成膜する。



【特許請求の節囲】

【請求項1】 絶縁膜上にSiGe膜を形成する方法であって、

1

前記絶縁膜上に第1のS i (1-x) G e x 膜 (0 ≤ x < 0. 0 5) を形成するバッファ形成工程と、

前記第1のS i $_{(1\rightarrow y)}$ G e $_x$ 膜上に第2 のS i $_{(1\rightarrow y)}$ G e $_y$ 膜(0 . $0.5 \le y < 1$)を形成する主膜形成工程とを備え、

前記バッファ形成工程は、前記第1の $Si_{(1-x)}Ge_x$ 膜を0.5nm以上<math>5nm以下の厚さ範囲で成膜すること 10を特徴とするSiGe 膜の形成方法。

【請求項2】 請求項1に記載のSiGe膜の形成方法であって、

少なくとも前記第2の $Si_{(1-y)}Ge_y$ 膜を、0.133 $Pa以上1.33×10^4Pa以下の圧力範囲の減圧 <math>C$ VD法により成膜することを特徴とする<math>SiGe膜の形成方法。

【請求項3】 SiGeのベース領域を有するヘテロ接合トランジスタを製造する方法であって、

コレクタ領域が形成されたSi基板上に絶縁膜を形成す 20 る工程と、

前記絶縁膜の一部に前記コレクタ領域に通じる窓部を形成する工程と、

前記窓部上及び前記絶縁膜上にSiGe膜を非選択的に 形成し窓部上に前記ベース領域を形成すると共に前記絶 縁膜上にベース電極までの引き出し線に供される領域を 形成するSiGe膜形成工程と、

前記ベース領域上にSiのエミッタ領域を形成する工程とを備え、

前記SiGe膜形成工程は、前記SiGe膜を請求項1 又は2に記載のSiGe膜の形成方法により形成することを特徴とするヘテロ接合トランジスタの製造方法。

【請求項4】 請求項3に記載のヘテロ接合トランジスタを製造する方法において、

前記S i G e 膜形成工程は、前記第2 のS i $_{(1-y)}$ G e $_y$ 膜のG e 組成比y が0 . 0 8 $\leq y \leq 0$. 3 の範囲内であることを特徴とするヘテロ接合トランジスタの製造方法。

【請求項5】 SiGeのベース領域を有するヘテロ接合トランジスタであって、

Si基板に形成されたコレクタ領域と、

前記Si基板上に形成され前記コレクタ領域に通じる窓部を有した絶縁膜と、

前記窓部上に形成されSiGe膜からなるベース領域 と、

前記絶縁膜上に形成され前記ベース領域に接続されたSiGe膜からなる引き出し線と、

前記べース領域上に形成されたSiのエミッタ領域とを 備え、

少なくとも前記引き出し線は、前記絶縁膜上に形成され 50 やJ.L Regolini等(Materials Science in Semiconducto

た第1のS i $_{(1-x)}$ G e $_x$ 膜($0 \le x < 0$. 0 5)と、前記第1のS i $_{(1-x)}$ G e $_x$ 膜上に形成された第2のS i $_{(1-y)}$ G e $_y$ 膜(0. 0 5 $\le y < 1$)とを備え、

前記第1の $Si_{(1-x)}Ge_x$ 膜は、0.5nm以上5nm以下の厚さであることを特徴とするヘテロ接合トランジスタ。

【請求項6】 請求項5に記載のヘテロ接合トランジス タにおいて、

前記第2の $Si_{(1-y)}Ge_y$ 膜は、Ge組成比yが0.08 $\leq y \leq 0.3$ の範囲内であることを特徴とするヘテロ接合トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば、ヘテロ接合トランジスタにおけるベース引き出し線として好適な SiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタに関する。

[0002]

【従来の技術】ベース領域よりもエミッタ領域のバンドギャップを大きくしてエミッタの注入効率を大幅に向上させることにより、電流利得の増大を図るHBT(ヘテロ接合トランジスタ)は、低雑音かつSiでは達成し得ない高速動作が可能であり、論理回路、通信システム、マイクロ波デバイス(A/D変換に用いるアンプ等)等に用いられる高機能デバイスである。

【0003】従来、HBTは、GaAsとAlGaAsとの組み合わせ等により製作されていたが、近年、Si(シリコン)よりもSiGe(シリコンーゲルマニウム)のバンドギャップが小さいことから、SiGeを用いたHBT(以下、SiGeーHBTと称す)が開発・研究されている。このSiGeーHBTは、技術蓄積の豊富なSiプロセスと整合し易い、SiーLSIとの混載(1チップ化)が可能、GaAsデバイスに比べて製造コストが下がる、Siに比べて環境的に扱いが難しいAs等を多量に用いないで済む等の利点がある。

【0004】ベース領域にSiGeを用いるSiGeーHBTの製造プロセスとしては、例えば、コレクタ領域が形成されたシリコンウェーハ上にSiO2を形成し、このSiO2に対してベース開口部(ベース窓部)を設け、このベース開口部にSiGeをエピタキシャル成長してベース領域を形成した後、ベース領域上にSiのエミッタ領域を形成している。

【0005】なお、従来、例えば、特開平9-1810 91号公報や特開2000-31155号公報では、S iGeの非選択エピタキシャル成長を行う前にバッファ としてSiを10~50nm成膜する技術が開示されて いる。また、例えば、D.L. Harame等(IEEE Transactions on Electron Devices, Vol. 42, No., March 1995, p469.) やL.L. Regolini等(Materials Science in Semiconducto r Processing)では、ベース開口部を加工する際、ウェーハ全面に多結晶Si薄膜を堆積し、これをマスクとしてベース部の絶縁膜をエッチングした後、多結晶Si薄膜を剥離することなく、SiGeの非選択エピタキシャル成長を行う技術が提案されている。

[0006]

【発明が解決しようとする課題】しかしながら、上記従来の技術では、以下のような課題が残されている。非選択エピタキシャル成長によってSiGeを成膜させるSiGeーHBTでは、ベース開口部に成長するエピタキ 10シャル層がベース層(ベース領域)として用いられると共に、ベース層に連続してSiO₂上に成長する多結晶層がベース引き出し線として用いられる。この場合、SiO₂上に直接SiGeを成膜するとSiO₂上に成長する多結晶層が膜荒れを起こし、結果としてベース引き出し線の抵抗が高くなり、トランジスタ特性を劣化させてしまう場合がある。特に、HBTのベース領域に要求される高いGe組成比ほど膜荒れが生じ易く、また膜厚が薄いほど、その効果が顕著になり易いという傾向がある。

【0007】上記従来技術では、SiO₂上に予めSiのバッファ層を10~50nm成膜しているため、その上に成長するSiGeの膜荒れが生じ難いと思われるが、このバッファ層をベース層とする場合、バッファ層厚10~50nm分だけ実質的にベース層厚が厚くなってしまう。すなわち、一般的にトランジスタのベース層幅は薄いほど高速なトランジスタとなるが、従来技術ではバッファ層厚の分だけ電子のベース走行時間が長くなり、高速動作のためにSiGeベース層を採用したメリットが低減し、トランジスタの動作速度がSiGeのみ30でベース領域を形成する場合よりも遅くなってしまう不都合があった。

【0008】また、多結晶Si薄膜をマスクとしてベース部の絶縁膜をエッチングした後にSiGe成長を行う上記従来技術では、多結晶Siの成膜とSiGeの成膜とで異なる製造工程を必要とするが、近年のLSI製造では微細配線の結果、製造工程中の熱履歴を極力抑える必要があり、デバイスに対する熱影響の観点からも、この従来技術のように熱工程が多いことは好ましいことではない。

【0009】本発明は、前述の課題に鑑みてなされたもので、絶縁膜上のSiGe膜が荒れることを防いで膜質及び膜抵抗を改善することができるSiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを提供することを目的とする。

[0010]

【課題を解決するための手段】本発明者らは、SiGe の成膜技術について研究を行ってきた結果、一定範囲の Ge組成比であれば非常に薄いSiGeバッファ層厚で 50 も、膜荒れ及び抵抗を大幅に改善することができることを見出した。すなわち、本発明者らは、 SiO_2 上にGe 組成比を変えたSiGe 膜を成長し、その成膜状態等を調べると共に、バッファ層の厚さを変えたSiGe 膜を成長し、その抵抗を測定した。なお、図5、図6及び図7は、それぞれGe 組成比を0. 04、0. 13及び0. 30としたSiGe 膜のSEM写真である。また、図8は、抵抗測定の一例であり、 SiO_2 上にバッファ層としてSi 膜を成長し、該バッファ層の層厚を0~5 nmまで変えた場合のSiGe 膜(Ge 組成比0. 30、バッファ層上の層厚は同一)のシート抵抗を示すグラフである。

【0011】図6~図7からわかるように、Ge組成比が0.13の場合では、SiGe膜は部分的に不連続化しており、さらにGe組成比0.30の場合では完全に不連続化してしまいほとんど成膜されていないのに対し、0.04の場合では、全体的に不連続化しておらず、良質な成膜状態が得られていることがわかった。また、図8からわかるように、バッファ層の層厚が0.5 nmでは抵抗値が約半分に低減され、さらに層厚が1nmで抵抗値が一桁下がることがわかった。

【0012】したがって、本発明は、この知見に基づいた技術であり、前記課題を解決するために以下の構成を採用した。すなわち、本発明のSiGe 膜の形成方法は、絶縁膜上にSiGe 膜を形成する方法であって、前記絶縁膜上に第1の $Si_{(1-x)}Ge_x$ 膜($0 \le x < 0.05$)を形成するバッファ形成工程と、前記第1の $Si_{(1-x)}Ge_x$ 膜($0.05 \le y < 1$)を形成する主膜形成工程とを備え、前記バッファ形成工程は、前記第1の $Si_{(1-x)}Ge_x$ 膜を0.5n m以上10 m以下の厚さ範囲で成膜することを特徴とする。

【0013】このSiGe膜の形成方法では、バッファ 形成工程において、第1のSi(1-x)Gex膜を0.5n m以上5nm以下の厚さ範囲で成膜するので、従来のよ うに10~50nmという厚いバッファ層を不要とし、 非常に薄いバッファ層で第2のSiGe膜の不連続化 (膜荒れ) を改善し、抵抗も大幅に抵抗させることがで きる。なお、上述したように、第1のSi(1-x)Gex膜 を少なくとも0.5nmとすると、全く第1のSi (1-x) G e x膜を設けない場合(第2のS i (1-x) G e v膜 のみ)よりも抵抗値を大幅に低減する効果が得られる。 例えば、第2の $Si_{(1-y)}Ge_y$ 膜がGe組成比y=0. 3であっても、第1のSi_(1-x)Ge_x膜を0.5nmと すると抵抗値を約半分に低減でき、より好ましくは1 n mとすると抵抗値を一桁下げることができる。なお、第 1のSi(1-x)Gex膜を5nm以下としたのは、これ以 上厚くしても低抵抗化の効果が小さく、抵抗値があまり 変わらないためである。

【0014】また、本発明のSiGe膜の形成方法は、

少なくとも前記第2のSi(1一y)Gey膜を、 0. 133 Pa以上1. 33×10⁴Pa以下の圧力範囲の減圧C VD法により成膜する場合に好適である。すなわち、減圧CVD法は、高真空で成膜を行うUHV-CVD法よりもSiGe膜の膜荒れが顕著になるおそれがあるが、本発明の第2のSi(1一y)Gey膜の成膜方法に減圧CV D法を適用することにより、UHV-CVD法等の成長方法に比べて顕著に膜荒れ抑制の効果を得ることができる。また、減圧CVD法でも容易に良質なSiGe膜を得ることができるため、UHV-CVD法等の高真空技 10 術を用いる必要が無くなり、生産性等を向上させることができる。

【0015】本発明のヘテロ接合トランジスタの製造方法は、SiGeのベース領域を有するヘテロ接合トランジスタを製造する方法であって、コレクタ領域が形成されたSi基板上に絶縁膜を形成する工程と、前記絶縁膜の一部に前記コレクタ領域に通じる窓部を形成する工程と、前記窓部上及び前記絶縁膜上にSiGe膜を非選択的に形成し窓部上に前記ベース領域を形成すると共に前記絶縁膜上にベース電極までの引き出し線に供される領域を形成するSiGe膜形成工程と、前記ベース領域上にSiのエミッタ領域を形成する工程とを備え、前記SiGe膜形成工程は、前記SiGe膜を上記本発明のSiGe膜の形成方法により形成することを特徴とする。

【0016】また、本発明のヘテロ接合トランジスタは、SiGeのベース領域を有するヘテロ接合トランジスタであって、Si基板に形成されたコレクタ領域と、前記Si基板上に形成され前記コレクタ領域に通じる窓部を有した絶縁膜と、前記窓部上に形成されSiGe膜からなるベース領域と、前記絶縁膜上に形成され前記べるの一ス領域に接続されたSiGe膜からなる引き出し線と、前記ベース領域上に形成されたSiのエミッタ領域とを備え、少なくとも前記引き出し線は、前記絶縁膜上に形成された第1のSi(1-x)Gex 関上に形成された第2のSi(1-x)Gex 関上に形成された第2のSi(1-x)Gex 関は、0.5 nm以上5 nm以下の厚さであることを特徴とする。

【0017】これらのヘテロ接合トランジスタの製造方法及びヘテロ接合トランジスタでは、第1のS i $_{(1-x)}$ G e $_x$ 膜($0 \le x < 0$. 05)上に第2のS i $_{(1-y)}$ G e $_y$ 膜(0. 05 $\le y < 1$)が形成され、第1のS i $_{(1-x)}$ G e $_x$ 膜が0. 5 n m以上5 n m以下の厚さであるので、絶縁膜上に膜荒れが抑制されたS i G e 膜が得られ、ベース引き出し線を低抵抗化できると共に、ベース領域のS i G e 膜として、薄い第1のS i $_{(1-x)}$ G e $_x$ 膜をバッファとしているので、全体としてベース層幅を薄くすることができる。

【0018】また、本発明のヘテロ接合トランジスタの 製造方法は、前記SiGe膜形成工程が、前記第2のS 50 $i_{(1-y)}$ Ge_y 膜のGe 組成比 y が $0.08 \le y \le 0.3$ の範囲内であることが好ましい。また、本発明のヘテロ接合トランジスタは、前記第2 の $Si_{(1-y)}$ Ge_y 膜のGe を組成比 y が $0.08 \le y \le 0.3$ の範囲内であることが好ましい。

【0019】これらのヘテロ接合トランジスタの製造方法及びヘテロ接合トランジスタでは、第2の $Si_{(1-y)}$ Ge_y 膜のGe組成比yが $0.08 \le y \le 0.3の範囲内であるので、HBTのベース領域として好適なバンドギャップが得られる。$

[0020]

【発明の実施の形態】以下、本発明に係るSiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタの一実施形態を、図1から図3を参照しながら説明する。

【0021】図1は、本発明のヘテロ接合バイポーラトランジスタシリコン(HBT)の概略的な断面構造を示すものである。該HBTの構造をその製造プロセスと合わせて説明すると、図2の(a)に示すように、p型シリコンウェーハ(Si基板)1表面には、ヒ素打ち込みによりn⁺⁺にドーピングされた埋込みサブコレクタ領域2が形成され、さらにシリコンウェーハ1表面にn型単結晶シリコンのn-Siエピタキシャル成長により形成する。

【0023】次に、図2の(d)に示すように、ベース窓部7上及び第1の SiO_2 層6上にSiGe膜8を非選択的に形成する。このSiGe 膜8は、バッファ層として形成される第1の $Si_{(1-x)}Ge_x$ 膜(0 \le x<0.05)9と、該第1の $Si_{(1-x)}Ge_x$ 膜9上に形成される第2の $Si_{(1-y)}Ge_y$ 膜(0.05 \le y<1)10との2層構造を有する。

【0024】すなわち、SiGe 膜8を形成するには、まず、ベース窓部7上及び第1の SiO_2 層6上に第1の $Si_{(1-x)}Ge_x$ 膜9を0. 5 nm以上5 nm以下の厚さ範囲で非選択エピタキシャル成長により成膜する(バッファ形成工程)。さらに、第1の $Si_{(1-x)}Ge_x$ 膜9上に第2の $Si_{(1-y)}Ge_y$ 膜10を非選択エピタキシャル成長により成膜する。

【0025】なお、第1のSi_(1-x)Ge_x膜9及び第2

の $Si_{(1-y)}Ge_y$ 膜10は、0.133Pa以上1.33× 10^4 Pa以下の圧力範囲の域王CVD法により成膜する。また、第2の $Si_{(1-y)}Ge_y$ 膜10のGe組成比yは、より好ましくは $0.08 \le y \le 0.3$ の範囲内に設定される。また、この域王CVD法における成膜温度は、 $600\sim800$ Cであると共に、キャリアガスとして H_2 を、ソースガスとして SiH_4 及び GeH_4 を用いている。

【0026】この成膜工程では、ベース窓部7に形成される第1の $Si_{(1-x)}Ge_x$ 膜9及び第2の $Si_{(1-y)}Ge_y$ 期10が、単結晶のエピタキシャル層として形成され、第1の $Si_{(1-x)}Ge_x$ 膜9及び第2の $Si_{(1-y)}Ge_y$ 期10が、多結晶の非エピタキシャル層として形成される。なお、第1の $Si_{(1-x)}Ge_x$ 膜9及び第2の $Si_{(1-y)}Ge_y$ 期10は、ホウ素によりpにドーピングされる。このようにして、ベース窓部7に $Si_{(1-x)}Ge_x$ 期8によるヘテロ接合のベース領域11が形成される。

【0027】次に、第2のSi $_{(1-y)}$ Ge $_y$ 膜10上にマスク処理を施して選択的にエッチングを行い、図3の(a)に示すように、ベース引き出し線12及びベース領域11に供される部分を残して第1のSi $_{(1-x)}$ Ge $_x$ 膜9及び第2のSi $_{(1-y)}$ Ge $_y$ 膜10を除去する。さらに、図3の(b)に示すように、残った第2のSi $_{(1-y)}$ Ge $_y$ 膜10上及び露出した第1のSiO $_2$ 層6上に第2のSiO $_2$ 層13を成膜する。

【0028】次に、第 $20SiO_2$ 層13上にマスク処理を施して選択的にウェットエッチングを行い、ベース領域11に通じるエミッタ窓部14を形成する。この後、エミッタ窓部14及び第 $20SiO_2$ 層13上にCVD法によりSiをエピタキシャル成長させ、エミッタ窓部14にSi 単結晶層15を成膜してエミッタ領域16を形成する。そして、エミッタ窓部14にマスク処理を施し、エミッタ領域16に供される部分を残して第 $20SiO_2$ 層13上の SiO_2 月3上の160以理により除去する。

【0029】次に、第2のSiO2層13上にマスク処理を施して選択的にウェットエッチングを行い、図3の(c)に示すように、ベース引き出し線12に通じるベース電極窓部17と、エミッタ領域16に通じるエミッ 40 夕電極窓部18と、第2のコレクタウェル5に通じるコレクタ電極窓部19とを形成する。この後、ベース電極窓部17、エミッタ電極窓部18及びコレクタ電極窓部19に、金属材料を選択的に埋め込んでそれぞれベース電極20、エミッタ電極21及びコレクタ電極22を形成することにより、本実施形態のHBTが製造される。

【0030】本実施形態のSiGe膜の形成方法、HBTの製造方法及びHBTでは、第1のSi_(1→x)Ge_x膜9(0≤x<0.05)上に第2のSi_(1→x)Ge_y膜10(0.05≤y<1)が形成され、第1のSi_(1→x)

 Ge_x 膜9が0. $5nm以上5nm以下の厚さであるので、第1の<math>SiO_2$ 層6上に膜荒れが抑制されたSiGe度8が得られ、ベース引き出し線12e低抵抗化できると共に、ベース領域11oSiGe膜8としては、薄い第 $1oSi_{(1-x)}Ge_x$ 膜9をバッファとしているので、全体としてベース層幅が薄くなり、高速動作を得ることができる。

[0032]

20

【実施例】次に、本発明に係るSiGe膜の形成方法と ヘテロ接合トランジスタの製造方法、及びヘテロ接合バ イポーラトランジスタを、実施例により具体的に説明す る。

【0034】図4は、本発明の実施例によるSiGe膜のSEM写真を示したものである。この図4と、比較例としての図7とを比較すると、バッファ層を有しない比較例の場合は、SiGeが不連続化してほとんど成膜されていないのに対し、本実施例の場合では、連続かつ良質な成膜状態が得られていることがわかる。

【0035】また、SiGe層(Ge組成比0.30)を成膜した際のシート抵抗を調べたところ、図8に示すように、バッファ層のないSiGe層の場合は 1×10^5 Qであったのに対し、本発明の実施例では、 1×10^4 Qであり、一桁も低抵抗化していた。このように、本発明を適用した場合では、従来と比べて良質な膜が得られると共に大幅な低抵抗化が得られた。

【0036】なお、本発明は、次のような実施形態をも含むものである。上記実施形態では、本発明のSiGe膜の形成方法をHBTにおけるベース引き出し線形成に適用したが、絶縁膜上にSiGe膜を成膜した構造を有する他のデバイス等の製造に適用しても構わない。例えば、MOSトランジスタ等のMOS構造において、ゲート酸化膜上にゲート電極としてSiGe膜を形成する場

20

合等に本発明を適用してもよい。

【0037】また、上記実施形態では、第1のSiGe 膜としてGe組成比が一定の層を形成したが、Ge組成 比xが0≤x<0.05の範囲内で変化している第1の SiGe膜でも構わない。例えば、絶縁膜(SiO2) 上にGe組成比xを0から0.15まで徐々に増加させ ながら組成が傾斜したSiGe層を形成し、この傾斜組 成のSiGe層上にさらにGe組成比xが0.15のS i Ge層を形成する場合も本発明に含まれる。

【0038】すなわち、絶縁膜上に形成される傾斜組成 10 SiGe層のうち初期の0≦x<0.05のGe組成比 xを有する層の領域が、0.5nm≤5nm以下の厚さ であれば、この層の領域が本発明における第1のSiG e膜とみなすことができる。そして、この領域以降のG e組成比xが0.05から0.15までのSiGe領域 は、本発明における第2のSiGe膜とみなすことがで きる。このように、本発明における第1のSiGe膜上 に成膜する第2のSiGe膜は、第1のSiGe膜の成 膜後に成膜工程を中断することなく連続的に成膜される SiGe層も含むものである。

[0039]

【発明の効果】本発明によれば、以下の効果を奏する。 本発明のSiGe膜の形成方法によれば、バッファ形成 工程において、第1のSi(1-x)Gex膜を0.5nm以 上5nm以下の厚さ範囲で成膜するので、従来のように 10~50nmという厚いバッファ層を不要とし、非常 に薄い厚さのバッファ層で第2のSiGe膜の不連続化 (膜荒れ) を改善し、抵抗も大幅に低抵抗化させること ができ、絶縁膜上のSiGe膜を種々のデバイスにおけ る低抵抗な配線や電極として用いることが可能になる。

【0040】また、本発明のヘテロ接合トランジスタの 製造方法及びヘテロ接合トランジスタによれば、第1の Si_(1-x)Ge_x膜(0≤x<0.05)上に第2のSi (1-v) G e v膜(0.05≦y<1)が形成され、第1の Si(1-x)Gex膜が0.5nm以上5nm以下の厚さで あるので、絶縁膜上に膜荒れが抑制されたSiGe膜が 得られ、薄いバッファ層厚にもかかわらず、低抵抗べー ス引き出し線として使用し得る膜を得ることができる。 この結果、SiGeベース領域を厚いバッファ層無しで 作製することができるようになり、非選択エピタキシャ 40 ル成長によって、より高速な動作が可能なSiGe-H

BTを実現することができる。

【図面の簡単な説明】

【図1】 本発明に係るSiGe膜の形成方法とヘテロ 接合トランジスタの製造方法、及びヘテロ接合バイポー ラトランジスタの一実施形態におけるHBTを示す概略 的な断面図である。

【図2】 本発明に係るSiGe膜の形成方法とヘテロ 接合トランジスタの製造方法、及びヘテロ接合バイポー ラトランジスタの一実施形態において、HBTの第2の SiGe膜形成までの製造プロセスを工程順に示す断面 図である。

【図3】 本発明に係るSiGe膜の形成方法とヘテロ 接合トランジスタの製造方法、及びヘテロ接合バイポー ラトランジスタの一実施形態において、HBTの第2の SiGe膜形成後から各電極形成までの製造プロセスを 工程順に示す断面図である。

【図4】 本発明に係るSiGe膜の形成方法とヘテロ 接合トランジスタの製造方法、及びヘテロ接合バイポー ラトランジスタの一実施形態において、HBTの第2の SiGe膜の成膜状態を示すSEM写真である。

【図5】 SiO₂上に形成したGe組成比0.04の SiGe膜の成膜状態を示すSEM写真である。

SiO₂上に形成したGe組成比O.13の 図6】 SiGe膜の成膜状態を示すSEM写真である。


SiO₂上に形成したGe組成比0.30の SiGe膜の成膜状態を示すSEM写真である。


【図8】 バッファ層の層厚を0~5 n mまで変えた場 合のSiGe膜のシート抵抗を示すグラフである。


【符号の説明】

- 30 1 p型シリコンウェーハ (Si基板)
 - 4 第1のコレクタウェル (コレクタ領域)
 - 5 第2のコレクタウェル (コレクタ領域)
 - 6 第1のSiO2層 (絶縁膜)
 - 7 ベース窓部 (窓部)
 - 8 SiGe膜
 - 9 第1のSi_(1-x)Ge_x膜
 - 10 第2のSi_(1-y)Ge_y膜
 - 11 ベース領域
 - 12 ベース引き出し線(引き出し線)
 - 16 エミッタ領域
 - 20 ベース電極

(c)







【図5】 【図6】 【図7】 【図8】 10⁶ Sheet Resistance [Ω] 10⁵ 104 2 0 Thickness of Buffer Si [nm]

フロントページの続き

(51) Int. Cl. ⁷ H O 1 L 29/165

識別記号

FΙ

テーマコード(参考)

(72)発明者 水嶋 一樹

埼玉県大宮市北袋町1丁目297番地 三菱 マテリアル株式会社総合研究所内 Fターム(参考) 4M104 AA01 AA07 BB36 BB38 CC05

DD43 FF13 HH16

5F003 BB00 BB02 BB04 BB05 BB07

BB08 BB90 BC08 BE08 BF06

BH18 BH99 BM01 BP31 BP33

BP94 BP97

5F033 HH03 LL09 MM05 PP03 PP09

VV06 WW02 WW04 WW05 XX10

5F045 AA06 AB01 AC01 AE15 AE17

AE19 AE21 AE23 AE25 AE27

AE29 AE30 AF08 CA02 DA53

DA57

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.